

Министерство образования Республики Беларусь

Учреждение образования БЕЛОРУССКИЙ  
ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ  
ИНФОРМАТИКИ И РАДИОЭЛЕКТРОНИКИ

Факультет компьютерных систем и сетей

Кафедра электронных вычислительных машин

Лабораторная работа №2

УПРАВЛЯЕМЫЙ ГЕНЕРАТОР СИНХРОСИГНАЛОВ

Выполнил: Шарай П. Ю.

Проверил: Воронов А. А.

Минск 2023

## 1. ЦЕЛЬ РАБОТЫ

Задание лабораторной работы состоит в следующем:

1. спроектировать и промоделировать блок, на вход которого поступает синхросигнал с частотой 50 МГц, а на выходе формируется сигнал с формой и указанными по варианту  $m$  и  $n$ , где  $m$  и  $n$  — количество тактов внешнего синхросигнала ( $m = 12$ ,  $n = 3$ );
2. спроектировать и промоделировать блок, на вход которого поступает синхросигнал с частотой 50 МГц, а на выходе формируется 16-разрядный сигнал, представляющий собой 16 опорных синхроимпульсов DСa, причем сигнал должен представлять собой 16-разрядную шину;
3. объединить все спроектированные блоки в один, используя символы составных блоков.

## 2. ПРОЕКТИРОВАНИЕ

В соответствии с заданием, генератор представляет собой устройство, состоящее из трех основных частей:

- делителя частоты;
- преобразователя скважности;
- блока опорных сигналов.

На рисунке 2.1 представлена итоговая схема генератора с заданными параметрами преобразования входного сигнала.




Рисунок 2.1 – Схема генератора

## 2.1.Проектирование делителя частоты

Делитель частоты представляет собой последовательную схему со следующими состояниями:

- низкий уровень 12 тактов;
- высокий уровень 12 тактов.

На рисунке 2.2 представлена схема делителя частоты, реализованного на четырехразрядном счетчике.




Рисунок 2.2 – Схема делителя частоты

## 2.2.Проектирование преобразователя скважности

Преобразователь скважности сигнала представляет собой последовательную схему со следующими состояниями:

- низкий уровень  $m - n = 9$  тактов;
- высокий уровень  $n = 3$  тактов.

На рисунке 2.3 представлена схема преобразователя скважности сигнала, реализованного на четырехразрядном счетчике.




Рисунок 2.3 – Схема преобразователя скважности сигнала

## 2.3.Проектирование блока опорных сигналов

На рисунке 2.4 представлена схема блока опорных сигналов, реализованного на четырехразрядном счетчике и декодере 4к16.




Рисунок 2.4 – Схема блока опорных сигналов

## 3.РЕЗУЛЬТАТЫ МОДЕЛИРОВАНИЯ

На рисунке 3.1 представлен результат моделирования спроектированного генератора.




Рисунок 3.1 – Результат моделирования генератора

## 4.ВЫВОД

В ходе выполнения лабораторной работы были приобретены навыки работы с синхросигналами в среде Quartus, а также получены практические навыки по проектированию модулей преобразования сигналов на логических элементах.